输入和输出子系统始终是高性能计算机系统的瓶颈。随着IC制造工艺和RISC技术的发展,电路速度越来越快,指令执行时间也越来越短,虽然连接的微处理器(MPU)和存储器的I / U带宽也在增加,但是它的增长速度远不是追赶微处理器和内存本身的速度。特别是先进的RISC技术,如MPU设计中的超流、超标量和VLIW,使这一矛盾更加突出。为了解决这个问题,常用的方法是:寻找高速组件、使用分层、单多字系统和多体并行系统。

增加数据宽度以提高存储器访问速度的方法是通过使用多字宽存储器来增加数据带宽并减少故障开销的时钟周期,从而达到提高存储器访问效率的目的。

2相关知识

在计算机的组成中,有一个非常重要的部分,即记忆。内存是用于存储程序和数据的组件。对于计算机,内存可用于内存以确保正常运行。存储器种类很多,根据其用途可分为主存储器和辅助存储器。主存储器也称为内部存储器(称为存储器),存储器在计算机中起着重要作用。因此,提高访问存储器的速度尤为重要。

2.1Cache

缓存是计算机中经常遇到的概念。它位于CPU和内存之间。它是一种比内存读写更快的内存。当CPU将数据写入或读入存储器时,该数据也存储在高速缓存中。当CPU再次需要此数据时,CPU会从缓存中读取数据,而不是访问较慢的内存,当然,如果所需数据位于缓存中。不,CPU将再次读取内存中的数据。

2.2内存带宽

内存带宽(memorybandwidth):每单位时间内存访问的信息量,反映数据传输速率规范(每秒位数,每秒字节数)。

内存带宽决定了以内存为中心的机器可以获取信息的速度,并且是改善机器瓶颈的关键因素之一。

计算方法:带宽=每个访问周期/访问周期的访问次数。如果访问周期为500ns且每个访问周期可以访问16位,则其带宽为32Mb / s。

2.3访问时间

故障率与硬件速度无关。使用它来评估存储系统的性能非常方便,因此它经常用于生活中。但是,它也容易产生一些误导。评估存储系统性能的更好指标是平均提取时间:平均提取时间=命中时间+故障率x故障成本。平均存储器访问时间的两个分量可以在绝对时间(例如2ns命中时间)或时钟周期(例如50个时钟周期)中测量。

根据增加的数据宽度提高访问速度

2.4访问模式

CPU直接访问的内存是缓存。高速缓存通常保存内部存储器的一些内容的副本(副本),这是最近由CPU使用的数据和程序代码。 Cache的有效性是利用程序在时间和空间中访问内存的位置。也就是说,对于大多数节目,在某个时间片中重复和重复地访问某个区域。因此,如果使用连接到本地总线的高速缓存而不是低速和大容量内部存储器用于特定时间片,则系统的性能将作为CPU重复访问的区域显着改善。

系统启动或重置时,Cache中没有任何内容。当CPU发送一组地址以访问内部存储器时,被访问的存储器的内容被同时复制到Cache。此后,每当CPU访问存储器时,高速缓存控制器检查由CPU发送的地址,以确定CPU要访问的地址单元是否在高速缓存中。如果它被称为高速缓存命中,则CPU可以以非常快的速度读取它。写操作;如果没有,它被称为Cache miss,那么你需要从内存中访问,并将与此访问相邻的存储区域的内容复制到Cache中。

3提高访问速度

3.1单字宽记忆

由于CPU的大多数存储器访问是单字宽的,因此通用单字存储器的存储器单元存储存储器字,并且每个存储器周期只能访问高速缓存的一个存储器字。在不具有第二级高速缓存的计算机系统中,主存储器的宽度通常与高速缓存的宽度相同。

因此它的最大带宽是w / TM。存储器字长与访问字长度相同,TM是访问周期。在连续不间断访问存储器的情况下,CPU获得数据信息的速度也可以达到w / TM。

3.2多字宽存储器

如果高速缓存和主存储器的宽度增加2倍或4倍,则主存储器的频带相应地增加2倍或4倍。对于宽度为2个字的主存储器,上述示例中的故障开销将从4x32个时钟周期减少到2x32个周期,带宽变为每个时钟周期1/4个字节。因此,当主存储器宽度为4个字时,故障开销仅为1×32个周期,并且带宽变为每个时钟周期1/2字节。

当存储容量保持不变时,存储器的地址数可减少n倍,地址数为m / n。此时,地址信息可以分为两部分,其中高部分仍然访问存储器作为存储器的地址(因为减少了存储器中的字数,可以缩短存取存储器的地址码) ),下半部分同时控制多路复用器。输出n个数据中的一个。